| приводит к отключению MOSFET. Схема И1, И3 и ИЛИ осуществляют тактирование управляющего RS — триггера, производят опрос вывода EN на наличие сигнала ENABLE, вырабатывают сигнал запрета при чрезмерном увеличении тока через MOSFET и бланкируют передний фронт импульса разрешения. Первый вход схемы И1 соединен с выводом EN, на второй вход поступают синхроимпульсы. Первый вход И1 соединен с выводом EN, на второй вход поступают синхроимпульсы Clock. При наличии сигнала ENABLE на выходе И1 устанавливается «1» и переводит RS — триггер в состояние «1» (цикл разрешен). В противном случае RS — триггер останется в состоянии «0», сигнал ENABLE выработан не будет, MOSFET не откроется (цикл запрещен). Так как выборка производится только в начале каждого цикла, любые последующие изменения на выводе EN в течение цикла игнорируются. Любой цикл завершается установкой RS — триггера в «0». Для этого используется инвертированный задний фронт импульса Dmax, поступающий на RS — триггер с выхода схемы ИЛИ. |